RISC-V 基础指令集将扩展，类似DSP
RISC-V 看起来将被扩展，旨在为更小的设备上的应用程序带来更多的计算能力。这个被称为的Zve 软件指令集目前正在接受公众审查，为嵌入式设备和微控制器提供矢量数学处理。RISC-V 是一种用于 CPU 内核的开源、免版税指令集架构：RISC-V International 制定了规范，半导体设计人员可以在他们认为适合其处理器和片上系统的情况下自由实施它。ISA 被构造为一组扩展，CPU 设计人员可以挑选他们希望实现的扩展以适合其组件可能运行的软件。例如，如果你想让一个内核能够本地启动一个可用的 Linux 系统，你至少需要实现基本的整数指令集加上原子操作（atomic operations ）和乘法和除法集，以及其他一些很好的衡量标准.Zve 扩展提供适用于中等 CPU 内核的 32 位和 64 位整数、定点、单精度和双精度浮点向量运算。另外，还有一个成熟的矢量数学扩展，该扩展在上个月被冻结以供公众审查。Zve 是一种更适度的旋转，因此它可以在较小的内核中实现。“人工智能、视觉处理、安全和语音等应用都将受益于 Zve 扩展，”Microchip Technology 的技术研究员 Ted Speers 说，该公司制造具有 RISC-V 兼容内核的芯片。Speers 说，Zve 扩展解决了对网络边缘更快计算的更大需求，其中来自传感器的数据，特别是在物联网和汽车应用中，需要以低延迟和低功耗进行处理。矢量指令广泛用于处理包括图形和高性能计算在内的领域中要求苛刻的应用程序。“他们的目的是通过仅支持向量扩展的一个子集，将 RISC-V 向量扩展的强大功能带到小型设备上，”Speers 说。Speers 表示，Zve 扩展将导致定制新型芯片以满足严格的成本和功率需求并提高性能，并补充说它将推动“一个新的工具和库生态系统，因为一个 RISC-V 矢量架构可以应用于所有领域——包括高端和低端。”Zve 扩展目前正在公开审查中，将于 11 月 4 日结束。RISC-V 的模块化方法可帮助工程师减少 CPU 内核的尺寸、复杂性和成本。为客户生产 RISC-V 芯片的 SiFive 产品营销和传播高级总监 James Prior 说：“在构建硬件之前，你会选择一个知道工作负载的固定功能。这就是公司和合作伙伴构建 RISC-V 的方式。” . Prior 说，Zve 扩展可用于音频、语音或图像处理等应用，类似于智能手机中的数字信号处理器处理的应用。例如，Zve 扩展可用于制造智能扬声器芯片。可以说，竞争对手的架构，例如 Arm，也为大小 CPU 内核提供向量指令。SiFive 已经提供支持上述更大RVV矢量扩展的产品。在在线 SiFive设计工具中，客户可以根据自己的需求定制 RISC-V CPU 内核，并请求相应的 RTL 数据在 FPGA 中对其进行评估。SiFive 有可能从这个工具中为定制的嵌入式主力提供 Zve 扩展；目前无法评论 SiFive 是否或何时向客户提供该选项。与 full-bore SIMD（单指令多数据）相比，Zve 方法更优雅、更高效，您可能会在 x86 处理器中看到这种方法可以提高性能，Prior 说。他将 RISC-V 的矢量运算方法比作 1970 年代的 Cray 超级计算机，这是我们之前听过的论点。Microchip 的 Speers 表示，RISC-V 为高端设备创建矢量化编译器和库的努力也可以应用于 Zve，这使得编写满足全方位计算性能需求的软件变得容易。Speers 表示，Microchip 尚未披露在其产品中使用 Zve 扩展的计划。
*免责声明：以上内容仅供交和流学习之用。如有任何疑问或异议，请留言与我们联系。
