RISC-V MCU中文社区

【求助】 NICE_demo生成.verilog后在VIVADO仿真不正确

发表于 开源蜂鸟E203 2022-04-15 20:01:52
0
1183
0

按照链接https://www.rvmcu.com/community-topic-id-386.html
想观察波形变化来学习NICE的写法。
在NECLEI STUDIO中生成了.verilog,之后在VIVADO中读取,仿真,没有输出相应的计算结果,而是ITCM的一些数据,如下图。
图片alt
请问如果想让它输出正常计算结果应该如何调整呢。

喜欢0
用户评论

未通过实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板