RISC-V MCU中文社区

【求助】 .Verilog文件生成问题

发表于 开源蜂鸟E203 2023-03-10 10:03:41
2
1867
0

各位大佬,想问一下怎么用Nuclei Studio来生成编译后的.verilog文件

喜欢0
用户评论 (2)
梦游者

梦游者 实名认证

苦修e203

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板