喜欢0次
队伍编号：CICC4901
队名：唯唯诺诺搞设计队
本文修正了该分享https://www.rvmcu.com/community-topic-id-1266.html 中关于coremark跑分的一点错误。
先找到coremark仿真文件：（coremark4sim.verilog）
确定coremark4sim文件的绝对路径：
E:\e203_Soc\riscv-tools\fpga_test4sim\coremark4sim
我们已跑通源工程，在已有的vivado工程中将simulation文件加入sim_source：
将top.v加入，并设置到顶层：
修改tb_top.v文件（https://www.rvmcu.com/community-topic-id-1266.html 在这一步出错)不要修改170行左右testcase语句：
如果修改并保存文件：行为级仿真中会输出message warning：cannot read testcase所指向的文件，不要按照该博客添加testcase这一句。
正确修改tb_top.v：
170行不动
270行：testcase后的文件路径可以是绝对路径（一定以“/“分隔）或者相对路径。
接下来进行行为级仿真：
在simulation settings中设置仿真时间：
设置为5s
右键run simulation，选择行为级仿真：等待5s
等待仿真完成:
未进行优化前，coremark跑分：约2.14 CoreMark/MHz。
