报名编号：CICC1764

团队名称：两年半IC练习生

在做vivado综合时和FPGA下载程序时，我们碰到以下问题，并找出了对应的解决方案。

1.could not open include file”e203_defines.v”问题

在做vivado综合时，可能出现该错误。将e203_defines.v设为全局包含，并将file_type设为verilog header，问题便可解决。

2.vivado无法连接hardware问题

做vivado综合时，可能会出现识别不到FPGA开发板的问题。我们用的是DDR200T开发板，在确定jtag接线无误后，我们怀疑是驱动程序的问题。我们采用的方法是将驱动程序卸了再重新安装。

可以直接去安装vivado的地址寻找安装包并重新安装。在我的电脑上地址为：D:\Xilinx\install\Vivado\2018.3\data\xicom\cable_drivers\nt64\digilent 如果安装到一半显示“installation failed”可以选择ignore继续安装。效果是一样的。安装完之后重启vivado，再下载bitstream，应该可以看到hardware可以自动连接了。

具体可参考：https://blog.csdn.net/Linagee/article/details/123000842

3.mcu jtag的驱动问题

用NucleiStudio下载程序到开发板时，可能会出现连接不上开发板的问题，在排除接线问题后，我们怀疑依然是驱动程序的问题。我们采用的方法是将驱动程序卸了再重新安装。

下载该驱动程序及安装的步骤可参考官方网站：

https://www.rvmcu.com/column-topic-id-464.html

该网站已经提供较为详细的步骤说明，因此不在赘述。

注意：我们使用的是官方的DDR200T开发板，JTAG驱动器和数据线也使用的是开发板自带的。如果使用其他类型的开发板做移植，则可能还会在jtag的连接、开发板的连线上出现问题，需要具体原因具体分析。