RISC-V MCU中文社区

【分享】 E203分享之DDR扩展方案实施流程(中)

发表于 全国大学生集成电路创新创业大赛 2023-05-24 20:24:28
0
1494
2

报名编号:CICC1764
团队名称:两年半IC练习生

  1. 连接各个模块
    图片alt
    (1)在soc_top层对mig、axi_interconnect、icb2axi、mmcm0模块进行例化,并进行连接。
    图片alt
    图片alt
    图片alt
    axi_interconnect模块有三个时钟,两侧的S00_AXI_ACLK、M00_AXI_ACLK,分别接系统顶层时钟hfextclk、mig产生的用户时钟ui_clk,以此来实现跨时钟域。

(2)例化DDR3模型(仿真的时候需要用,vivado综合时不需要,直接注释掉),并在design source中添加ddr3_model.sv和ddr3_model_parameters.vh文件。
图片alt
在IP Source中右键点击mig的ip核,然后open ip example design,在新工程文件下会自动生成ddr3模型和相应的文件,在soc_top层中对ddr3模型做例化,并添加相应的文件。
图片alt
图片alt
连接总体效果大致如下:
图片alt

喜欢2
用户评论
北落师门

北落师门 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板