RISC-V MCU中文社区

【求助】 仿真中出现的debug问题

发表于 开源蜂鸟E203 2021-05-09 21:27:37
8
241
2

我们现在做仿真的时候,有三个指令,其一加载启动信号,其二加载数据(我们用了两条指令,同时指定同一源寄存器),但是在仿真过程中,我们总是只出现一个指令的波形图(是正确的),但是按道理有两条指令,按一定顺序输入。可是我们试了很多办法,总是只有一个指令进行执行,第二条指令以及后续的指令无法进入,这是为啥呢?有人遇到过相同的问题吗?求教啊

喜欢2
用户评论 (8)
关于作者
好好学习队

好好学习队 未通过人工认证

CICC2962

问答
粉丝
1
关注
3
  • 芯来Tech Day南京:RISC-V生态与应用技术研讨
  • 早春营|RISC-V处理器嵌入式开发
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
芯来Tech Day南京:RISC-V生态与应用技术研讨