喜欢0次
CICC3922 抛砖引玉
1.可参看
https://github.com/cnrv/fpga-rocket-chip
$ git clone
--recursive https://github.com/cnrv/fpga-rocket-chip
$ git
submodule update --init --recursive
$ cd fpga-rocket-chip
$ make
vivado_source(不改makefile中的内容则是默认配置，即：DefaultConfig)
如果不适用默认配置，则需要进行如下操作：
1. $ cd fpga-rocket-chip 找到该目录下的Makefile
修改roccexampleconfig_v =
verilog/RoccExampleConfig.v
$(roccexampleconfig_v)
: $(bootrom_img)
cd
rocket-chip/vsim && $(MAKE) verilog && cp
generated-src/freechips.rocketchip.system.RoccExampleConfig.v
../../verilog/RoccExampleConfig.v
@echo
"#################################"
@echo
"##### RoccExampleConfig.v built #####"
@echo
"#################################"
2. $ cd
fpga-rocket-chip/rocket-chip/Makefrag
修改CONFIG
?= RoccExampleConfig（等号右边填写需要进行产生RTL的配置项）
