RISC-V MCU中文社区

【求助】 使用vivao仿真编译出现错误

发表于 开源蜂鸟E203 2021-09-10 16:04:21
6
3274
1

使用vivado进行RTL仿真时出现如图中错误,可是e203_defines.v这个文件明明是有的。

喜欢1
用户评论 (6)
  • 胡灿

    2021-09-15 10:06:52 胡灿 1#

    感谢老师的解答,按照你的方法我把它设置为全局变量了,可以进行RTL仿真,但是用vivado自带的simulation仿真出现如下问题,我用的2019.1版本。这种问题其实在我之间练习中偶尔会出现,但是一直不知道如何解决。

    这个图片只是说了个报错,没有指明什么错误,把log信息或者console里面的具体错误贴出来看看

  • 2021-09-13 22:11:03 2#

    胡灿

    这看上去没有global include啊,如果global include后应该是在一个Global Include的文件夹下面才对

    感谢老师的解答,按照你的方法我把它设置为全局变量了,可以进行RTL仿真,但是用vivado自带的simulation仿真出现如下问题,我用的2019.1版本。这种问题其实在我之间练习中偶尔会出现,但是一直不知道如何解决。

  • 胡灿

    2021-09-13 18:30:17 胡灿 3#


    这看上去没有global include啊,如果global include后应该是在一个Global Include的文件夹下面才对

  • 2021-09-13 17:32:15 4#

    胡灿

    看下有没有global include


  • 2021-09-13 17:28:19 5#

    胡灿

    看下有没有global include

    谢谢你的回答,但是就是在全局包含里面的呀,我就很奇怪,为何会出现这个问题

  • 胡灿

    2021-09-13 09:17:35 胡灿 6#

    看下有没有global include

未通过实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板