直播过程中，直播间仅限300位名额，由于一下子涌入太多人，这场直播先后经历了没有画面、有画面没有声音、胡老师精心准备的视频播放不出，整个直播时间从一个小时磕磕绊绊延长到了两个半小时。

本次课件《面向物联网的开源RISC-V处理器的设计和开发》

下载地址:

 https://eyun.baidu.com/s/3nwvO0rf 

密码：3r5d

本次课程胡老师主要从以下几个地方展开讲解

一、关于RISC-V和开源RISC-V内核蜂鸟E203

在2017年的时候，RISC-V在国外已经诞生了很多的开源RISC-V处理器内核，但是在国内一直没有贡献具有影响力的开源内核，这是很令人遗憾的。并且很多国外开源内核也是使用抽象层次比较高的Chisel、BlUESPEC、Systemverilog等语言开发且文档很不完善，不利于本土爱好者和初学者快速上手RISC-V，所以我开发了一个使用工业级Verilog标准开发的开源RISC-V内核（蜂鸟E203）上传至Github，希望能够为国内的科教领域提供一个简单易上手的学习素材。目前蜂鸟E203内核在中国大陆的爱好者、初学者和高校领域已经广泛的被使用和学习起来，为了让越来越多的爱好者可以学习蜂鸟E203 RISC-V处理器内核，为此我们还推出了配套的开发板。

本次直播中涉及到的技术细节很多，本文无法展开进行详述，下文重点对胡老师分享的观点进行分享

二、关于常见的RISC-V的几个误区

误区1：此开发非彼开放

误区2：此Free非彼Free

误区3：此OpenSource非彼OpenSource

现在很多说法称，RISC-V只适合IoT，或者说特别适合，这二种说法其实都不准确。首先要提出一个“绝对壁垒”和“相对壁垒”的概念，如果在某个领域有严格的二进制兼容要求，多老的程序在新系统上都要求可以跑，那这是一个有绝对壁垒的生态。但是在嵌入式领域内，这种绝对生态壁垒（二进制兼容）并不存在，嵌入式设备的软硬件一体性和源代码重编译特性决定了其只存在生态的相对壁垒。

误区5：RISC-V等于新的设计语言和方法学

过分强调新的设计语言和方法，让很多人误解成RISC-V必须要用新的设计语言和方法进行设计，从而引发一些不必要的争议，偏离了讨论的方向。正如前边反复强调的，RISC-V只是一份开放指令集标准，与新的设计语言和方法学毫无关系。所以建议本土产业更需专注解决核心产业有和无的问题，将RISC-V与新的设计语言和设计方法打包宣传会带来很多噪音，对于RISC-V的推广并无裨益。

这也是RISC-V很常见的误区和标签，到目前为止，人类已知的商业模式无非是卖产品、卖服务或流量变现。芯片行业主要是前两种，芯片行业通行的IP模式依赖的版税方式，本质上等于卖服务。

所以说，对于商业IP而言，没有IP版税，如何能保证产品品质以及对客户的长期负责，甚至还可能让用户认为，便宜没好货。

三、关于RISC-V的未来趋势

让我们回顾历史：

从开放趋势角度来看，RISC-V的目标是成为一种由基金会维护的开放通用的指令集架构，按照产业变革路径，整机到处理器芯片到处理器IP，最终到RISC-V标准，是历史的必然。所以，从它诞生开始，因其开放，得到了诸多大型公司和社区的支持，因此生态发展迅速，当生态建设不再由一家公司而是由全行业推动时，其速度远远高于以往由单一商业公司推动，且成本被均摊。

四、关于RISC-V的商业本质

观点三：没有门槛的舞台将造就是壁垒最高的舞台，绝对Open的市场将催生出更加绝对的垄断。

 

首先RISC-V肯定需要专业的商业公司，商业公司的专注性，能够推进产业的落地，开源也促进生态，并反哺商业公司。当我们辩证地去分析开放标准对门槛的影响时，它的双重性就特别显著，它降低了生态的参与门槛，同时抬升了商业公司的门槛，经过一段时间的发展和整合，将造就出更加绝对的商业垄断。

 

 

以上观点的阐述是为了提出RISC-V的商业本质，由于它从诞生初期就标准化，彻底开放，所以将生态中最昂贵的成本降到几乎为0，解决了生态中所有的核心问题，包括人心和人性以及推广成本的问题。另外，在这样一个充分自由，完全标准化的开放生态中，RISC-V商业公司的壁垒就只有绝对的技术和服务，以及其他的常规商业要素壁垒。

 

 

 

综合以上所有观点，RISC-V可能是中国处理器IP产业最后一次机会，这是处理器产业变革的最后一次趋势，也已经开放到底了。我们中国总是在谈追赶，谈超越，但是在RISC-V这个新生机遇上，确是观望，又等人家已经跑了两圈了，才来入场，又要谈追赶谈超越，那就只能靠转发杨超越了。

 

在这种新的机遇面前，我们应该All-in的投入进来，否则一旦新的商业格局再次重新形成，中国在此领域将机会甚微。

 

由于目前越来越多国内外的RISC-V处理器IP在不断出现，结尾给大家总结下当前阶段RISC-V商用IP（不仅RISC-V IP，也是任何一种芯片IP）必备的的五大要素：

 

1、充足的验证质量：一流的设计，成熟和稳健的设计方法，良好的代码可读性，以及充分的验证以保证质量。为客户的芯片集成与ASIC流程带来便利与信心，为客户提升产品研发效率，抢占市场先机，这是对商用处理器IP的基本要求；

 

2、专业、本地、服务：专业、优质、和及时的本地化服务，为客户的成功长期保驾护航；

 

3、出色的PPA：出色的PPA（Power Performance Area）参数和良好的可扩展性，为客户的产品带来出色竞争力和差异性；

 

4、代码密度足够高：优异的代码密度（Code Density），为客户的芯片节省宝贵的片上SRAM或Flash存储空间从而降低其芯片成本；

 

5、完善的IDE：一流的图形化集成开发环境（IDE，Integrated Development Environment），通过完善的功能以及优秀的体验提升用户的生产效率，这对于面向AIoT领域的芯片产品