-
vivado中，怎么将e203内核源代码封装成ip核，并添加总线？
-
14:00-14:30主讲人：彭剑英博士，芯来科技执行总裁内容摘要：RISC-V处理器产品Roadmap；RISC-V处理器产品特性；RISC-V处理器产品的SoC应用；RISC-V相关的软硬件平台支...
-
第一步 选择RTL文件创建Vivado工程后，将e203_hbirdv2-masterrtle203下的所有Verilog文件加入工程；此外还有fpgamcu200tsrc目录下的system.v文件...
-
老师，我们将我们自己的IPcore挂在保留地址0X18000000上，dao用生成的.verilog文件仿真，访问我们IP地址0X18000000，但是刚开始跑就挂掉了，请问这是什么原因呀？
-
大家好，我们团队的名字是灵芯，参赛编号是CICC2959。 今天主要介绍一下我们团队怎么把硬件集成于蜂鸟E203上。1、sm2 IP设计。 2、slave设计,将sm2 IP连接到总线上，与总线的通...
-
一、队伍介绍本参赛队队名为“Supernova”，报名编号：CICC2796。本篇为第六篇分享帖。在本项目由于我们需要使用PC实时的向FPGA发送将要识别的图片，所以我们最终选择使用以太网来从PC向F...
-
前景 为啥要自己写一个mini UDP的协议栈？因为我们干偷偷摸摸的事情，哈哈哈！！！ 其实是为了不跑一个庞大的LWIP协议栈，通过自己写的mini udp协议栈截取数据包给设备升级。这样节省了很多资...
-
背景 在上一篇文章中讲到UDP的基本内容，UDP的三层封包协议和UDP的软件开发。在上一篇文章中获取从机IP地址的方法是很简单粗暴的，说实在的是一个错误的做法。虽然也是截取DHCP数据包，但是方法不对...
-
在windows环境下实现移植流程，因为板子是差分时钟，在最初移植的过程中时序报告一直出错，经过调整分频设置之后可以成功生成bit文件。本文章带大家完成vivado阶段所有工作，从源代码到生成bit文...
![[精华]](/public/images/jht.gif "[精华]")
