NICE_demo生成.verilog后在VIVADO仿真不正确
按照链接https://www.rvmcu.com/community-topic-id-386.html
想观察波形变化来学习NICE的写法。
在NECLEI STUDIO中生成了.verilog,之后在VIVADO中读取,仿真,没有输出相应的计算结果,而是ITCM的一些数据,如下图。
请问如果想让它输出正常计算结果应该如何调整呢。
暂无回复,抢个沙发~
💡 请 登录 后参与讨论(微信扫码即登录/注册)
帖子信息
版块开源蜂鸟E203
回复0
浏览3910
发布2022-04-15 20:01