在run synthsis的时候报错： cannot open include file 'e203 defines.v' 的解决方法
报名编号：CICC1182
团队名称: 源计划
学校名称：国防科技大学
队伍成员：陈爽，唐之宇，杨焯
指导老师：黎铁军
内容：在run synthsis的时候报错： cannot open include file ‘e203 defines.v’ 的解决方法
步骤：
第一步：找到e203.defines.v文件，设置为global include
设置成功后：
第二步：将其再设置为verilog header文件
设置成功后：
最终run implementation成功后显示：
暂无回复，抢个沙发～
💡 请 登录 后参与讨论（微信扫码即登录/注册）
帖子信息
版块全国大学生集成电路创新创业大赛
回复0
浏览5262
发布2023-04-23 00:22