在 Verilog TestBench 中运行测试用例
我正在尝试ubuntu中测试RlSC-V 处理嚣书中所提供的方法。
操作如下:
git clone https://github.com/SI-RISCV/e200_opensource.git
cd <your_e200_dir>/vsim
make install CORE=e203
make compile
下一步 make run_test 中出现了问题。 报错如下图:
我是linux新手， 希望能得到帮助成功编译。
💡 请 登录 后参与讨论（微信扫码即登录/注册）
帖子信息
版块开源蜂鸟E203
回复225
浏览54822
发布2020-11-02 04:42