🔍 搜索帖子 / 资讯 / 芯片型号…
论坛/开源蜂鸟E203/求助 在nucleistudio中编译遇到的两个问题,计数模块显示未声明和如何在c工程中添加硬件描述语言
求助 在nucleistudio中编译遇到的两个问题,计数模块显示未声明和如何在c工程中添加硬件描述语言
开源蜂鸟E203 作者 卓鑫 发布于 2021-04-25 16:20(1993 天前) 4906 浏览

亲爱的大神:

目前我们遇到了两个问题:

1.已经显示添加了core_feature_base.h,计数模块却依然被讲未声明;

在示例的矩阵计算代码中并未发现有地方include core_feature_base.h,却可以在编译的时候使用core_feature_base.h声明计数模块函数

2.使用nice接口的Verilog文件

可以与c语言软件程序一起添加到一个工程中吗,如果是如何添加;

还是只能Verilog文件与c语言软件程序分别单独编译烧录

全部回复 5
卓鑫
卓鑫1991 天前 · 1 楼
回复 胡灿:

自己的定义的函数吗,还是hbird sdk里面带的驱动函数?截些图看看

不知道为啥,今天删除了static突然就可以了,谢谢胡哥

胡灿
胡灿1992 天前 · 2 楼
回复 卓鑫:

原来的问题解决了,亲爱的胡哥。有一个新的问题想请教,编译的时候说有一个函数被重复定义,可是使用搜索功能查找所有的文件并没有发现在其他地方有定义。后来给它加了一个static,但是还是不理解这件事,所以来咨询下您的意见

自己的定义的函数吗,还是hbird sdk里面带的驱动函数?截些图看看

卓鑫
卓鑫1992 天前 · 3 楼
回复 胡灿:

1. core_feature_base.h已经在hbird_sdk_soc.h中相关头文件内包含了,所以无需重复添加。

上图报错不是说计时器用不了,而是begin_cycle这些变量没有定义。

2. verilog是硬件描述语言,对应的是硬件实现,C代码是软件实现,不能混为一体。

nice实现的协处理器需要和蜂鸟SoC一起综合布线,C代码是在SoC在FPGA中实现后,在加载至存储,然后由处理器读取运行的

原来的问题解决了,亲爱的胡哥。有一个新的问题想请教,编译的时候说有一个函数被重复定义,可是使用搜索功能查找所有的文件并没有发现在其他地方有定义。后来给它加了一个static,但是还是不理解这件事,所以来咨询下您的意见

卓鑫
卓鑫1993 天前 · 4 楼
回复 胡灿:

1. core_feature_base.h已经在hbird_sdk_soc.h中相关头文件内包含了,所以无需重复添加。

上图报错不是说计时器用不了,而是begin_cycle这些变量没有定义。

2. verilog是硬件描述语言,对应的是硬件实现,C代码是软件实现,不能混为一体。

nice实现的协处理器需要和蜂鸟SoC一起综合布线,C代码是在SoC在FPGA中实现后,在加载至存储,然后由处理器读取运行的

原来是这样,十分感谢

胡灿
胡灿1993 天前 · 5 楼

1. core_feature_base.h已经在hbird_sdk_soc.h中相关头文件内包含了,所以无需重复添加。

上图报错不是说计时器用不了,而是begin_cycle这些变量没有定义。

2. verilog是硬件描述语言,对应的是硬件实现,C代码是软件实现,不能混为一体。

nice实现的协处理器需要和蜂鸟SoC一起综合布线,C代码是在SoC在FPGA中实现后,在加载至存储,然后由处理器读取运行的

💡 请 登录 后参与讨论(微信扫码即登录/注册)