🔍 搜索帖子 / 资讯 / 芯片型号…
vivado仿真问题
全国大学生集成电路创新创业大赛 作者 hust彦 发布于 2021-05-28 16:55(1960 天前) 7171 浏览

用VCS仿真没问题,用vivado仿真时添加rtl时就出现错误;

出错在rtl里断言语法上(assert property),这会导致编译不通过;

该如何解决?

全部回复 1
胡灿
胡灿1957 天前 · 1 楼

可以在e203_defines.v里面加上一个define DISABLE_SV_ASSERTION

💡 请 登录 后参与讨论(微信扫码即登录/注册)