-
请问一下我想把蜂鸟E203的核移植在N4DDR平台上，但是他们的约束文件及硬件电路区别很大，具体我该怎么修改呢？比如蜂鸟的核中只有4个拨码开关而N4DDR上有16个拨码开关。
-
各位大佬帮忙看一下，下面的assertion有啥问题？为什么用verdi吃文件的时候会报错误
-
-
1.针对上期问题已解决，写在这里大家遇到同类问题，在IoT-Studio下面如何配置openocd，添加芯来科技提供的sdk里面的配置文件即可，如图：这样配置之后，调试参数也和这个一样，即可完成RV-...
-
开始阅读E203的代码，一直为找一个方便的IDE烦恼。普通的IDE、文本编辑工具虽然可以阅读verilog代码，但是无法展现各个模块之间的关系、也无法方便地在各个模块之间跳转。尝试了Vivado建个...
-
大家好，我尝试用make bit生成bit文件，在vivado综合日志中出现很多模块has unconnected port，只是warning可以成功生成bit文件。在相关模块的例化文件中发现这些模...
-
按照书上步骤使用 make mcs COREe203 FPGA_NAMEartydevkit命令时报错：Makefile:18: recipe for target obj/system.bi...
-
我在官方 gcc 的基础上添加了自定义指令，目前可以正确编译出汇编代码，但是我该如何指定汇编结果的地址段，让生成的代码符合蜂鸟的地址分配呢？求助大神帮助指导一下，thx~
-
我看说E203支持自定义扩展，有EAI接口，可是为什么我只在LSU中找到了跟读取存储器有关的EAI接口呢，别的比如eai_req_instr没有找到，请问谁知道在哪吗，或者说如果要加可扩展协处理器的话...
-
入手这个蜂鸟FPGA评估板可不能仅仅用来学习蜂鸟E203 CPU，既然上面有 Artix-7XC7A100T FPGA还可以用来学习FPGA嘛。好，开始！做一个计数器，根据计数器值来驱动板上的LED吧...
-
请问如果将蜂鸟的risc-v移植到其他的fpga中想实现一些外设功能有什么办法？可以不用操作系统直接添加verilog代码吗？
-
我用的板子是Nexys4 DDR，也就是Artix-7 100T，具体型号是xc7a100ticsg324-1L。 我到e200_opensourcefpgaartydevkitscri...
-
最开始可以正常上传C程序到板子里面，上传几次之后便不能上传了，出现这种情况，请问各位大佬这是什么情况呀
-
我看到e203的开源SoC为上载程序提供了JTAG接口(四个引脚) 但我现在没有蜂鸟专用JTAG调试器 也就是没法按照嵌入式开发那本书里的引导来将编译好的程序代码上载，请问有什么解决办法吗(买了其他u...
-
在使用一些数学函数（例如exp）时，需要添加math.h头文件risc-v embedded gcc在添加math.h函数时，会到riscv-none-embed/lib里寻找链接库文件库libm.a...
-
在stubs目录下实现了部分函数，但还缺了一部分，例如IO访问函数_open，系统时间读取函数_gettimeofday，read函数也因为测试失败放了个空函数，大家有没有测试成功的实现方法？
-
您好，今天刚拿到开发板，我想咨询一下RV-STAR 开发板下载程序的方式，第一个问题：1、板载调试器只能通过OPENOCD调试，可以下载程序吗？如果可以，参数如何配置呢？见下面图片2、USB这里的串口...
-
我使用git hbird-e-sdk中指向的 https://pan.baidu.com/s/1eUbBlVc HBird-Eclipse_2018_09.rar ，按照书中的步骤创建项目，一步...
-
请问大佬们，如果想运用蜂鸟E203给的一个AXI接口，只需要自己写一个AXI协议的从机就行吗，蜂鸟的cpu核需要改动什么吗？
-
最近在研究E203的RTL代码，有一个信号是test_mode，开源代码里面给了个常量0。请教一下各位大佬，这个信号是干啥用的？在什么情况下接0，什么情况下接1？请大佬赐教，谢谢~
-
大家好， 做了一个Windows10 WSL环境下使用RV-LINK下载和调试GD32VF103程序视频教程, 水平有限，错漏之处，请多包涵。https://www.bilibili.com/vid...
-
折腾了很多天，在 领主文 同学的热情协助下我终于解决了问题，原来核心的问题是拿到手的板子没有像他们所说的那样已经写入了e203到FPGA中 ！！！！那么拿到板子应该自己写FPGA，具体的方法按照书本或...
-
根据书上说的编程FPGA的时候要选择Flash参数为 Part n25q128-3.3v，但是我使用vivado 2018.2连上去选择flash的时候只有 Part n25q64-3.3v。请问这...
-
Hi 各位，我在尝试使用Vivado 2018.2编译E203的mcs文件，遇到如下两个问题：1. 按照书中步骤运行，执行完make mcs之后得到的mcs文件与git中预编译出来的mcs文件有几个字...
-
解決方法：https://www.rvmcu.com/community-community-topic-id-95-page-1.html一句话：e200_opensource/fpga/hbird...
-
配置pc_rtvec表示复位后pc从不同的内存空间启动。那么这个地址是虚拟地址还是真实的地址呢？如果是虚拟地址，我们在将mcs文件烧写到flash中，这个虚拟地址和真实的物理地址又是如何对应起来的呢？
-
在仿真时需要添加.verilog文件，但我们编译产生的是.elf或者.hex文件，想知道这个.verilog文件是怎么生成的？在common.mk文件中，有C_OBJS : $(C_SRCS:.c.o...
-
按照手册，使用的板载调试器，通过ISP下载代码到单板，BOOT0选择高电平，BOOT1选择低电平。GigaDevice MCU ISP Programmer.exe软件点击next始终没办法进入下一步...
-
按照胡老师书上的在verilog testbench中运行测试用例时，在运行到make run_test步骤时出错，查了很多方案没有解决。错误如下显示：
-
如何将蜂鸟E203移植到Xilinx NEXYS A7 FPGA 开发板上？有参考教程吗？小白求教主要是引脚分配，我这边有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案列，...
-
gd32vf103r-start和gd32vf103c-start区别，我将c-start板的led代码下进r-start板里，led没有亮，这是什么原因。我是直接操作IO口，因此和led口的宏定义应...
-
有没有人知道这是什么原因导致的
-
1.使用embedded studio的IDE2.配置基本的GPIO和UART可以正常运行3.使用malloc无法申请内存,程序进入handle_trap?请问下这个可能是哪里的问题
-
如题！没有固件库，只能看例程揣摩，要不直接用寄存器，效率有点低啊。
-
-
我淘宝买的D版JLINK，用JLINK.exe确认可以正常连接并读出调试器固件版本为V9.7，开发板是官方推荐的DIGILENT ARTY35T开发板，连线已经确认过没有问题，官方给的流水灯程序也可以...
-
有稍微精确点的微秒和毫秒延时函数吗？不使用定时器，差不多就行的
-
IIC通信代码有例程吗？没有调通，软件模拟，硬件IIC都没成功
-
如题
-
![[火]](/public/images/hot_1.gif "[火]")
![[非常火]](/public/images/hot_2.gif "[非常火]")
![[超级火]](/public/images/hot_3.gif "[超级火]")
![[精华]](/public/images/jht.gif "[精华]")
