-
-
用的是jlink v9调试器 有朋友知道怎么解决吗？
-
问题1：各位老师好，本人新手，最近在使用蜂鸟官方配套fpga和jtag时，make upload出现上图这种错误，screen并没有输出，看到论坛中有几位问过相同的问题，但是我并没有从中找到解决方法，...
-
-
要开发一个以太网应用，使用__attribute__( (packed) )，可是在初始化的时候检查size发现没有按照要求压缩。想问一下需要设置什么吗，还是说不支持。
-
-
按照教程一步步来发现这个typedefine不识别了有大神能指出我是前面哪个步骤漏了或者错了嘛？（我检查过好像没有啊？）或者是别的问题？orz
-
蜂鸟e203移植要从哪些方面入手，在bsp中哪里修改引脚对应关系，约束文件，跪求大神
-
/bin/sh: vivado: 未找到命令Makefile:18: recipe for target obj/system.bit failedmake: Error 127make: Leav...
-
我按照书上教程一步步做到workspace这里，发现我的workspace和教程的不太一样教程里面这个workspace应该是有“bsp/hbird-e200/env 文件夹下的link_flash....
-
大家好： 硬件平台为arty a7，我们给E203添加了一个以太网外设，按照顺序把中断源设置为53号，可是发现外设的确产生了中断信号（边沿），可是plic模块的plic_ext_irq并没有被拉...
-
大家好，有个问题想请教一下： 如题，硬件平台为arty a7，用prebuilt的system.mcs文件，在芯来的IDE中调试demogpio程序，可是发现，每次用button1进入中断后，都...
-
-
-
-
https://github.com/ilg-archived/riscv-none-gcc自己在这个地方下载的riscv32-unknown-elf-编译器代码./configure --prefi...
-
我从 riscv 的 github 官网 https://github.com/riscv/riscv-gnu-toolchain 下载的源码编译的 gcc，配合 e023 下面的 sirv-e-sd...
-
-
-
请问有朋友用过IIC接口来通信吗，不太清楚具体c代码该怎么样写才能实现。
-
蜂鸟E203 mret/dret/wfi指令代表什么意思，我看手册上没有这三条指令
-
最近有蛮多网友在关心蜂鸟FPGA开发板的问题，小编整理了之前BOBHu写的快速上手手册，方便大家查阅。蜂鸟FPGA开发板全知道篇2：快速上手介绍（上）蜂鸟FPGA开发板全知道篇2：快速上手介绍（中）蜂...
-
按照胡老师书里，为了支持GDB调试，SoC的顶层JTAG被连接到了芯片的pin脚上，这些pin脚又被约束文件链接到pmod口上。阅读Arty开发板用户手册发现，它通过FT2232芯片完成了USB接口转...
-
-
我刚从官网下载的NucleiStudioIde，下载的压缩包里面自带toolchain，并且包括 openocd ，gcc，buildtool，而且可执行文件是riscv-none-embed开头的，...
-
按照胡老师书里生成mcs文件之前，假如我想添加一个初始程序（比如按下reset后LED灯循环点亮），我应该在什么地方添加这个程序，然后生成mcs文件，再烧写进FPGA
-
eclipse的sdk工程创建，配置编译器设置要老半天，新的IDE感觉也没有很好的支持蜂鸟e203，除了胡老师的两本书，感觉官方都不怎么管了，这个论坛更是生草，这个论坛已经是重建的了，老版的论坛好像没...
-
-
很多人说github上的快速上手手册下载很慢，我在社区上传了一份，大家可以在这里查看噢。https://www.riscv-mcu.com/article-article-show-id-34.htm...
-
在使用E203 testbench执行附带的benchmark测试用例时候，得到如下打印信息： CPU验证小白一枚，有个问题不是很理解：黄色框框内的字符看起来应该是C代码中的printf语句打印的，...
-
你觉得哪个软件写verilog体验最好？有什么优势？请在评论区留言跟大家分享一下吧。
-
你们好！请问一下我将蜂鸟E203的内核移植到fpga之后该怎么进行二次开发呢？比如我想点亮板子上的led？驱动摄像头进行图像识别？这些该如何进行呢？蜂鸟有类似freedom studio这样的嵌入式开...
-
请问一下我想把蜂鸟E203的核移植在N4DDR平台上，但是他们的约束文件及硬件电路区别很大，具体我该怎么修改呢？比如蜂鸟的核中只有4个拨码开关而N4DDR上有16个拨码开关。
-
各位大佬帮忙看一下，下面的assertion有啥问题？为什么用verdi吃文件的时候会报错误
-
-
-
开始阅读E203的代码，一直为找一个方便的IDE烦恼。普通的IDE、文本编辑工具虽然可以阅读verilog代码，但是无法展现各个模块之间的关系、也无法方便地在各个模块之间跳转。尝试了Vivado建个...
-
大家好，我尝试用make bit生成bit文件，在vivado综合日志中出现很多模块has unconnected port，只是warning可以成功生成bit文件。在相关模块的例化文件中发现这些模...
-
按照书上步骤使用 make mcs COREe203 FPGA_NAMEartydevkit命令时报错：Makefile:18: recipe for target obj/system.bi...
-
我在官方 gcc 的基础上添加了自定义指令，目前可以正确编译出汇编代码，但是我该如何指定汇编结果的地址段，让生成的代码符合蜂鸟的地址分配呢？求助大神帮助指导一下，thx~
![[超级火]](/public/images/hot_3.gif "[超级火]")
![[精华]](/public/images/jht.gif "[精华]")
![[火]](/public/images/hot_1.gif "[火]")
![[非常火]](/public/images/hot_2.gif "[非常火]")
