首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
搜索
认证开发者
创建组织
发布软件包
登录
懂得分享的人,往往能收获更多
致力于RISC-V技术的推广,提供交流学习的开放平台
一键登陆
RISC-V IP
淘宝店铺
公众号
硅农亚历山大
一键登陆
首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
首页
论坛讨论
时序
时序
时序相关的小组
时序相关的帖子
【分享】 vivado时序分析相关经验
路径
可以
时序
逻辑
分析
命令
队伍编号:CICC1753,队伍名称:无所谓对不队vivado综合后时序为例主要是有两种原因导致:1,太多的逻辑级2,太高的扇出分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息...
来自:
全国大学生集成电路创新创业大赛
版块(
贤
发表于:1295 天前)
3326
0
1
【分享】 分享 移植E203中遇到的时序问题
quot
false
0cm
违例
时序
时钟
本队伍号为CICC3152在移植E203到自己的Genesys2开发板时候遇到时序问题的常见原因1.在vivado中,连接的管脚的信号一般都会自动添加OBUF或IBUF。 但是对于inout类型的接口...
来自:
开源蜂鸟E203
版块(
悟空
发表于:1290 天前)
3090
0
0
【求助】 sirv_gnrl_icb_arbt模块调用时,ARBT_NUM设置为1时是否可以当作一个乒乓缓存模块?
处理器
模块
时序
缓存
乒乓
砍断
在BIU模块中,为了砍断外界与处理器核内部之间的时序路径,在汇合的 ICB 总线处插入一组乒乓缓存( Ping-Pong Buffer )。使用乒乓缓存(Ping-Pong Buffer )砍断时序路...
来自:
开源蜂鸟E203
版块(
发表于:990 天前)
1767
0
0
【分享】 E203内核移植到FPGA开发板时出现时序违例的解决方式
解决
进行
违例
时序
综合
队伍
队伍名称:对不对队,队伍编号:CICC3054 在移植内核时,用VIVADO进行综合实现后会出现时序违例,如图: 虽然可以上板正常进行开发,但是还是想把这些违例解决下_ 检查后,发现是 apb_ad...
来自:
全国大学生集成电路创新创业大赛
版块(
发表于:977 天前)
1563
0
1
热门标签
RISC-V
编译器
the
科技
芯片
CPU
IP
产业
NucleiStudio
Hbird-SDK
一样
论坛
开源
创新
产品
中国
openocd
调试器
nuclei-sdk
RV-STAR
安全
支持
场景
计算
HbirdV2-SoC
系列
初学者
gcc
性能
内核
更多...
RV-STAR 开发板