首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
搜索
认证开发者
创建组织
发布软件包
登录
懂得分享的人,往往能收获更多
致力于RISC-V技术的推广,提供交流学习的开放平台
一键登陆
RISC-V IP
淘宝店铺
公众号
硅农亚历山大
一键登陆
首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
首页
论坛讨论
自动
自动
自动相关的小组
自动相关的帖子
【求助】 E203 debug时,使用make upload命令进行调试,自动退出
软件
进行
debug
退出
自动
状态
E203 在linux系统下进行debug时,使用make upload命令完成软件的下载后,串口打印完,自动退出是为什么呢,怎么才能不让debug自动退出呢,我这边需要保持debug状态进行数据的输...
来自:
开源蜂鸟E203
版块(
发表于:956 天前)
1491
1
0
【分享】 语法纠错和testbench的自动生成
testbench
verilog
安装
语法
需要
自动
1.队伍介绍队伍编号:CICC2663 队伍名称:太湖电子竞技小队2.内容简介在编写Verilog代码时,我一般都是先在编辑器上写完,因为编辑器vscode或者notepad++可以提供语法高亮和自动...
来自:
全国大学生集成电路创新创业大赛
版块(
发表于:943 天前)
2972
0
3
热门标签
Hbird-SDK
创新
RISC-V
科技
芯片
产品
IP
中国
CPU
NucleiStudio
openocd
调试器
开源
nuclei-sdk
RV-STAR
安全
场景
支持
计算
HbirdV2-SoC
系列
初学者
gcc
性能
内核
CM32M433R-START
峰会
DDR200T
MCU200T
处理
更多...
RV-STAR 开发板