-
根据例子配置了systick和adc中断，但是adc中断无法抢占systick配置为向量和非相量都没有实现
-
第一次触发中断时正常进入中断服务函数且正常退出，第二次触发中断时会报上图的错误，mcause寄存器编号的意思为机器外部中断，而且没有执行中断服务函数，不知道是哪里出了问题，跪求各位大佬帮助，谢谢了
-
在e203_exu_commit.v中：assign cmt_instret_ena cmt_ena (~alu_brchmis_flush_req); cmt_instret_ena的使能排除 ...
-
如图，想问问可能的原因和解决办法
-
linux上更新了最新版本的SDK软件后，执行编译出现了riscv-nuclei-elf-objcopy -O verilog “NICE_Test.elf” “NICE_Test.verilog”;...
-
Nuclei Studio IDE 怎么查看程序所用内存大小？比如使用TI CCS时可以在如图中查看内存使用情况？
-
目前想要通过DDR200T开发板做一个基于FPGA的卷积神经网络软硬协同加速器DDR200T开发板中FPGA模块用的是xc7a200t和gd32vf103（mcu）之间是通过什么传输数据的？是通过AX...
-
请问书上这里写的“实现了newlib的移植和支持”，是指可以在SDK中直接include这个newlib库里的所有头文件吗？有大佬调用过吗
-
想请问在开源的hbird-e-sdk中，怎么用软件实现三角函数的计算，有没有数学函数库可以调用？类似于“math.h”
-
请问如果我需要更换MCU_Flash，不使用兆易创新的Flash 我如何去配置QSPI的寄存器呢？我观察到如果是XIP模式的话，需要使能QSPI0中的某个寄存器，也就是将QSPI0映射成一个只读的FL...
-
在移植蜂鸟E203-v2时，前期工作无任何问题成功得到综合图但是在SDK中用RISC_V调试器无法识别到JTAG端口，但是电脑正确识别出调试器的两个串口和引出的uart0串口已按论坛中驱动安装的方法排...
-
起因是想将蜂鸟E203的 sirv_flash_qspi_top模块 的icb接口改成axi接口，去套用到别的axi接口的核上去读写flash，因此写了一个axi2icb的桥接模块。为了验证axi2i...
-
我把蜂鸟程序移植到k7325上面，约束信息都正常修改。唯独我使用的mcu flash 是x1的，而soc顶层是x4的，于是我连接了一根，剩余三根置0 因此flash无法使用，我在编译sdk程序时使用了...
-
想请问一下这些绑定引脚的信号在哪个模块？在源码中没有找到fpga_rst mcu_rst这些信号
-
我在開發蜂鳥 想把4線改成2線的JTAG請人有人做這個cJTAG轉JTAG的介面嗎或者是有沒有什麼source可以參考 感謝大家
-
首先我根据https://www.riscv-mcu.com/community-topic-id-464.html中的操作安装了调试器的驱动，但是在安装完成后，设备管理器中没有显示JTAG Debu...
-
如何让NICE接口向书上这样可以非阻塞的接收新的指令。我尝试了一下NICE接口似乎只能阻塞接收指令，完成一条指令至少需要2个时间周期。
-
本人使用的是紫光同创板卡使用PDS软件，移植蜂鸟E203并绑定管脚后使用的调试器是SIPEED 40大洋购买 在使用Nuclei Studio 点击Run程序时出现以下错误（我怕是IDE的问题所以上...
-
我想测试一下芯片时钟的精确性，需要将系统时钟输出，请问GD32VF103的时钟是通过哪个引脚输出的？以下是配置输出时钟为系统时钟，但不知道这个时钟是通过MCU的哪个引脚输出的？
-
求助！！一直卡在这里进行不下去了，请问大佬们这是为什么呀？每个步骤都是按照教程来的！iverilog用的12，ubuntu 20.04
-
请问一下这个地方，我希望指令中的rs1和rs2是我通过函数入口给的立即数，而不是A和B的寄存器地址，应该如何修改？
-
开源代码中有icb转axi的模块，请问大家有没有可能实现axi转icb呢，谢谢！
-
修改蜂鸟E203 v2内核源码后，测试“hello world”程序，vivado仿真可以顺利通过，再输出界面打印出“hello world”字样，但上板后出现问题，hello world与corem...
-
本人使用RVSTAR MCU板子，从官网下载的例程可以打印helloworld，可以正常下载程序，当我将其改成点亮LED时，下载程序出现下面这种错误：Info : clock speed 5000 k...
-
芯来当前是否有支持多CLUSTER的CPU IP呢？
-
有没有做过蜂鸟E203v2流水线等级扩展的同学大佬，最近在做这方面的内容，碰到了一些问题，想一起探讨一下。目前自己扩展后的代码在跑仿真跑一点时间后会卡住，考虑是在分支预测出现错误时，各级流水线之间的握...
-
创建2个工程： t_lib工程：用于生成libt_lib.a库 （参考 https://www.rvmcu.com/community-topic-id-1711.html ） test工程：...
-
有没有大佬能把程序下载进入DDR中的，我看有的大佬好像有DDR的那种下载方式，但我这里找不到，所以求助大佬能不能给个DDR的ld文件
-
我们已经在内核中添加了浮点指令，测试用例也都能通过，但是使用IDE生成coremark仿真时会trap in exception:显示800000d6这个地址有问题。查看dump文件：发现这是fsw指...
-
在vivado中进行e203v2的行为级仿真，跑一个c语言编写的helloworld程序，helloworld程序是用nuclei studio里面的程序模板生成的。在vivado仿真的tb文件里，设...
-
创建一个Library工程首先选中 File -> New -> C/C++ Project，在弹出的框中，选择Static Library -> Empty Project,工具链...
-
请教下：1, 如何在Nuclei Studio IDE中，编译lib库文件，类似于stm32 keil中生成的lib。如下图： 2, 如何在Nuclei Studio IDE中设置编译的宏，类似于k...
-
FPGA上实现的是测试模式，该模式默认一些信号是执行的，但是这样就把一些控制信号、使能信号给屏蔽了。如图：该时钟信号在内核，如果不是测试模式，还需要来自控制的使能信号才能正确输出。因此猜测FPGA上的...
-
我想问一下如何实现硬件断点呢，我在底层debug模块中定义了如下寄存器但是在顶层运行硬件断点的时候依旧会提示报错请问这种情况是顶层编译器没有支持吗？还是说要在其他的模块中再次声明？以及这个断点调试是不...
-
我想问一下如何实现硬件断点呢，我在底层debug模块中定义了如下寄存器但是在顶层运行硬件断点的时候依旧会提示报错请问这种情况是顶层编译器没有支持吗？还是说要在其他的模块中再次声明？以及这个断点调试是不...
-
工程里增加了第三方的Lib库，在NucleiStudio ide如何设置才能把这个库编译进去呢？
-
今天试着将蜂鸟E203移植到目标开发板上面，将mcu_JTAG进行约束之后，打开Nuclei Studio下载程序出现了auto_probe failed问题，目前不知道如何解决这个问题。报错如下：更...
-
在vivado中导入E203V2相关源文件并建立工程以后（工程的建立参照这篇帖子https://www.rvmcu.com/community-topic-id-1501.html），工程建立以后仿真...
-
1.队伍介绍报名编号:CICC1137团队名称:大衍团队成员:王星距、郭柏炀、赵健棚 这是我们第一篇分享文章 2.E203的NICE接口RISC-V ISA在32位指令中预定义了4组自定义指令类型(c...
-
在使用的过程中遇到的一个问题：在打印unsigned int数组的时候打印格式输出为X，发现只能输出数组的首尾两项。中间两项乱码，如果输出d的话输出的值是没问题的，输出u好像也不对。其他的一些输出，g...
![[火]](/public/images/hot_1.gif "[火]")
