-
求助!!一直卡在这里进行不下去了,请问大佬们这是为什么呀?每个步骤都是按照教程来的!iverilog用的12,ubuntu 20.04
-
请问一下这个地方,我希望指令中的rs1和rs2是我通过函数入口给的立即数,而不是A和B的寄存器地址,应该如何修改?
-
开源代码中有icb转axi的模块,请问大家有没有可能实现axi转icb呢,谢谢!
-
修改蜂鸟E203 v2内核源码后,测试“hello world”程序,vivado仿真可以顺利通过,再输出界面打印出“hello world”字样,但上板后出现问题,hello world与corem...
-
本人使用RVSTAR MCU板子,从官网下载的例程可以打印helloworld,可以正常下载程序,当我将其改成点亮LED时,下载程序出现下面这种错误:Info : clock speed 5000 k...
-
芯来当前是否有支持多CLUSTER的CPU IP呢?
-
有没有做过蜂鸟E203v2流水线等级扩展的同学大佬,最近在做这方面的内容,碰到了一些问题,想一起探讨一下。目前自己扩展后的代码在跑仿真跑一点时间后会卡住,考虑是在分支预测出现错误时,各级流水线之间的握...
-
创建2个工程: t_lib工程:用于生成libt_lib.a库 (参考 https://www.rvmcu.com/community-topic-id-1711.html ) test工程:...
-
有没有大佬能把程序下载进入DDR中的,我看有的大佬好像有DDR的那种下载方式,但我这里找不到,所以求助大佬能不能给个DDR的ld文件
-
我们已经在内核中添加了浮点指令,测试用例也都能通过,但是使用IDE生成coremark仿真时会trap in exception:显示800000d6这个地址有问题。查看dump文件:发现这是fsw指...
-
在vivado中进行e203v2的行为级仿真,跑一个c语言编写的helloworld程序,helloworld程序是用nuclei studio里面的程序模板生成的。在vivado仿真的tb文件里,设...
-
请教下:1, 如何在Nuclei Studio IDE中,编译lib库文件,类似于stm32 keil中生成的lib。如下图: 2, 如何在Nuclei Studio IDE中设置编译的宏,类似于k...
-
FPGA上实现的是测试模式,该模式默认一些信号是执行的,但是这样就把一些控制信号、使能信号给屏蔽了。如图:该时钟信号在内核,如果不是测试模式,还需要来自控制的使能信号才能正确输出。因此猜测FPGA上的...
-
我想问一下如何实现硬件断点呢,我在底层debug模块中定义了如下寄存器但是在顶层运行硬件断点的时候依旧会提示报错请问这种情况是顶层编译器没有支持吗?还是说要在其他的模块中再次声明?以及这个断点调试是不...
-
我想问一下如何实现硬件断点呢,我在底层debug模块中定义了如下寄存器但是在顶层运行硬件断点的时候依旧会提示报错请问这种情况是顶层编译器没有支持吗?还是说要在其他的模块中再次声明?以及这个断点调试是不...
-
工程里增加了第三方的Lib库,在NucleiStudio ide如何设置才能把这个库编译进去呢?
-
今天试着将蜂鸟E203移植到目标开发板上面,将mcu_JTAG进行约束之后,打开Nuclei Studio下载程序出现了auto_probe failed问题,目前不知道如何解决这个问题。报错如下:更...
-
在vivado中导入E203V2相关源文件并建立工程以后(工程的建立参照这篇帖子https://www.rvmcu.com/community-topic-id-1501.html),工程建立以后仿真...
-
在使用的过程中遇到的一个问题:在打印unsigned int数组的时候打印格式输出为X,发现只能输出数组的首尾两项。中间两项乱码,如果输出d的话输出的值是没问题的,输出u好像也不对。其他的一些输出,g...
-
这是原生蜂鸟跑上板跑whetstone的输出结果。这是进行浮点扩展后的蜂鸟上板跑whetstone的结果发现有些中间输出不太一样,怀疑是计算错误导致的。看了代码没看懂这些输出是代表什么的,但是明显看到...
-
各位前辈,sdk中编写的c程序是如何变成dump文件的,他的转换过程大概是什么,还有就是转化后的dump文件中的main部分为啥在波形中并没有执行
-
编译主机:Ubuntu16.04 x64开发板:MCU200T软件工具:Nuclei-SDK使用NucleiStudio2022的toolChain。 刚拿到板子,没烧录程序,串口能打印输出;昨天尝试...
-
我使用大于16M的flash的时候地址模式是4字节的,但是蜂鸟默认是3字节的,这样的话我需要修改哪些配置还是只能用16M以内的flash?
-
编译主机:Ubuntu16.04 x64开发板:MCU200T软件工具:Nuclei-SDK使用NucleiStudio2022的toolChain。 我想要在板子上运行helloworld遇到问题,...
-
请问想往ROM中预存一些数据,需要怎么操作?没有找到教程
-
如题;在Nuclei Stadio中的SDK中,对gatt.h中的内容一知半解。所以请教各位谁能提供一份蓝牙连接的demo帮助理解吗?
-
我将E203移植到ZYNQ ZU15EG上后,可以运行,但在向其加载程序时,始终报错,报错信息如下,之前程序烧录成功过两三回,但后来却无法重复了,抓取jtag波形,也有显示,不知道问题出在哪里,软件是...
-
我将E203移植到ZYNQ ZU15EG上后,可以运行,但在向其加载程序时,始终报错,报错信息如下,之前程序烧录成功过两三回,但后来却无法重复了,抓取jtag波形,也有显示,不知道问题出在哪里, 使用...
-
我用A7 FPGA给e203例化了xadc模块挂在外设总线上,分配了基地址,并扩展中断信号到PLIC,但是软件的API接口函数该如何设计?最终实现adc模块的软件控制。
-
JTAG仿真说明步骤一进入vsim文件夹内部,并在vsim内打开terminal。输入如下命令: make run_test JTAGVPI1 JTAGPORT6666 此命令用于设定JTAG与ope...
-
除了仿真与FPGA验证,我们还将基于e203的可配置CNN加速SoC在180nm下进行了流片验证,最终的面积为6.9平方毫米,功耗为1.28毫瓦,在前端工作中,我们对设计进行了综合,相关的DC综合脚本...
-
团队编号:CICC1181团队名称:芯火 在进行指令测试时,采用内联汇编的方式可以方便有效地进行针对性测试,下面以一条浮点指令为例展示。内联汇编的格式为asm ( assembler template...
-
CICC2033——RISC-V机床佬陈挺然程科勋李昌昱 将subsys_mem.v 文件内AXI总线信号引出后,将项目完成综合与implement,此时可以创建新的IP此时要注意的是,e203引出的...
-
将subsys_mem.v 文件内AXI总线信号引出后,将项目完成综合与implement,此时可以创建新的IP此时要注意的是,e203引出的AXI总线信号应该和mem.v的子模块icb2axi.v内...
-
报名编号:CICC2353称团队名:不划水队所选杯赛:芯来RISC-V杯在AES与SM4加密算法中,密钥的安全生成非常重要,如果对数据每次加密都使用相同的密钥,再长的密钥都会有被暴力破解的时候,因此密...
-
一、队伍介绍报名编号:CICC2623团队名称:吾开天工 二、BTB分支历史缓冲器设计分支预测器除了需要对分支指令的方向进行预测之外,还需要对目标地址也进行预测,由于容量限制不可能对任意的PC均分配一...
-
添加了指令集扩展后,尝试链接板子进行验证后在nuclei studio中出现报错,请问如何解决?开发板MCU200t编译器版本202212
-
debug时报错 run时报错
-
报名编号:CICC1869团队名称:大耳狐 多驱动报错:multiply driven 因为提示的这个信号在多个always块里面赋值了; 解决方法就是将一个信号只放在一个always块里面赋值。
-
Error in services launch sequenceStarting J-Link GDB Server timed out.