-
队伍编号：CICC1893队伍名称：夏芯前文介绍了APB总线，并分享了硬件设计的过程。本篇分享软件实现过程。1. 准备工作将硬件下载至FPGA中后，使用Nuclei Studio进行软件调试。（此过程...
-
队伍编号：CICC1233，队伍名称：迪巴哥遇到的坑第一次使用NucleiStudio 2022.1，想创建一个hbirdv2的工程，结果发现模板选择界面是空的。后来看了NucleiStudio 20...
-
报名编号：CICC2353称团队名：不划水队所选杯赛：芯来RISC-V杯在AES与SM4加密算法中，密钥的安全生成非常重要，如果对数据每次加密都使用相同的密钥，再长的密钥都会有被暴力破解的时候，因此密...
-
在看N200的指令架构手册第五章提到，如果向量处理模式时， 由于在跳入中断服务程序之前，处理器并没有进行上下文的保存，因 此，理论上中断服务程序函数本身不能够进行子函数的调用（即必须是 Leaf F...
-
这个芯片可以用来做无人机的中控吗？可不可以连接GPS模块和无线模块？
-
团队编号：CICC1849团队名称：能用就行队学校：安徽工业大学团队成员：高志强，叶颖，汪志泉指导老师：王玲玲解决：为解决蜂鸟e203移植A7lite-100T时时钟信号与复位信号不一致，IP核出现未...
-
队伍介绍：报名编号：CICC1829 团队名称： 你说的对对队 这是我们队伍的第4篇帖子，本帖欲分享如何在vivadoHLS中使用.TLite模型。在Vivado HLS中导入模型后，需要设置其输入和...
-
这是什么问题啊。。。我刚开始能够生成bit和mcs的，但是改了bsp之后，就不能生成了；改回来也不行。。。
-
我想利用A7开发板上的PMOD接口JB JC来实现摄像头的图像采集，想问一下大家具体的实现方法，比如摄像头接口的编写，怎么挂到AXI总线协议上以及如何使用
-
1 队伍介绍报名编号:CICC1981团队名称:鼠队学校名称:福州大学指导老师:王仁平团队成员:赵嗣纬，熊园园，林欣铨 2 IEEE 754 浮点数格式单精度浮点数格式如图所示： 符号位指数项：移码。...
-
我在硬件xdc中把板子上的led0约束改了其他约束都没变，生成mcs文件下载到板子上，在Nucleistudio中报错在下载helloworld报错想请问一下这是什么原因啊
-
团队名称：Cambrain_20 这个是我们整体的架构图。我们SOC主要包括了三个模块组，计算核心组，系统外设组，数据外设组。计算核心组包括了RISC-V内核，RISC-V内核中集成了一个...
-
1 队伍介绍报名编号:CICC1981团队名称:鼠队学校名称:福州大学指导老师:王仁平团队成员:赵嗣纬，熊园园，林欣铨 2 IEEE 754 浮点算术标准5种舍入模式 5种异常
-
看门狗定时器（Watch Dog Timer，WDT或WDGT），是一种微控制器为了防止程序“跑飞”而设计的一种硬件机制，让系统在因电磁干扰或者软件错误而当机的时候可以复位系统，从而具备自修复的能力。
-
在vivado中对示例代码进行仿真，可是协处理器的例如nice_req_valid等信号一直是0，请问是什么原因？
-
队伍编号:CICC3280 团队名称:芯新星队 e203内部除法操作使用加减交替迭代法进行运算，除几个特殊运算外，正常的除法操作需要33个周期才能输出运算结果，极大程度地影响了系统的性能。我们对e20...
-
在使用irun编译环境的时候发现：ncvlog: E,COFILX (tb/tb_top.v,2|24): cannot open include file e200_defines.v.工具：iru...
-
a串行通信（Serial Communication）是一种常见的通信方式，指的在发送或接收数据时逐位传输，一次只传输一位；与此相对的是并行通信，一次可传输多个数据位。相比于并行通信，串行通信虽然数...
-
团队编号：CICC1181团队名称：芯火 对benchmark中的whetstone进行代码分析，通过反汇编统计所出现的浮点指令，共有26种,如下特点是只涉及单精度的浮点指令，并且存在有浮点Load/...
-
团队名称：Great Bee大家好，本团队此次分享的内容为开发过程中使用到的PYQT 应用程序框架及开发工具。pYqt 是一个多平台的 python 图形用户界面应用程序框架，由于其面向对象、...
-
请问是否有朋友对开源蜂鸟E203做过流片验证？
-
如图，在运行示例代码的时候，nice_req_valid信号一直是0，而且nice_req_rs1和nice_req_rs2信号的值一直是0，但是却可以正常输出结果，请问是什么原因
-
将subsys_mem.v 文件内AXI总线信号引出后，将项目完成综合与implement，此时可以创建新的IP此时要注意的是，e203引出的AXI总线信号应该和mem.v的子模块icb2axi.v内...
-
搭建soc时候，可以内部接并行的flash IP，写了控制接口，转换接口，这可行吗？还需要怎加哪些模块呢
-
求问这三个GPIO是用来干嘛的，没有寄存器例化，也没引引脚出来，如果想用怎么修改，照着其他引脚一样设置吗？
-
团队名称：Great Bee 大家好，本团队此次分享的内容为通信接口模块的设计数据通信主要是采用CH375国产芯片设计的，它是一个USB总线的通用接口芯片，支持HOST主机方式和SLAV...
-
报错信息： Unspecified I/O Standard: 223 out of 223 logical ports use I/O standard (IOSTANDARD) value ‘DE...
-
浮点运算单元的实现——浮点指令内联汇编(三)团队编号：CICC1230团队名称：少吃米饭多吃肉代码实现在编写完浮点指令相关的内联函数后，参考nice_demo的例子，将其全放在一个头文件中，并编写浮点...
-
請問有人用e203練習過混合芯片的ASIC Flow嗎? 可否提供聯絡方式交流?
-
团队名称：Great Bee 大家好，本团队此次分享的内容为时钟移相电路加速模块的设计。数据接收时由于传感器输出的LVDS信号，即低压差分信号，LVDS信号是利用一个低压差分对的相对关系来表...
-
CICC2033——RISC-V机床佬陈挺然程科勋李昌昱 将subsys_mem.v 文件内AXI总线信号引出后，将项目完成综合与implement，此时可以创建新的IP此时要注意的是，e203引出的...
-
“芯来RISC-V”杯开发板退还退还流程1. 访问芯来科技官方淘宝店，联系淘宝客服（如果不退还开发板，可以申请提供相关的发票）2. 提供相关材料给淘宝客服审核，审核通过后，在淘宝上申请退货退款3. 快...
-
！！！
-
一、队伍介绍报名编号：CICC2623团队名称：吾开天工二、NTT（Number Theoretical Transform）大数乘法是公钥加密系统中最为核心的模块，同时，也是RSA、全同态等加密方案...
-
第三处当cycle_0th1的时候，送到数据通路模块的操作数是dividend_lsft1(也就是33{div_rsl_sign})，不是应该是muldiv_i_rsl然后进行一位符号扩展得到的数吗？
-
队名称：Great Bee大家好，本团队此次分享的内容为FPGA的图像采集过程。模块设计时写操作用了一个片内FIFO作为写缓存，并设计了向FIFO写数据模块将配置数据写入FIFO中，之后模块产生S...
-
书上提到nice_icb_cmd_size信号是控制读写数据量，在示例代码中默认是2’b10，也就是四字节，如果我把它改成2’b01，是不是每次会读二字节，那这样的话在32位宽的数据传输时会高位补齐吗...
-
团队编号：CICC1849团队名称：能用就行队学校：安徽工业大学团队成员：高志强，叶颖，汪志泉指导老师：王玲玲 蜂鸟E203的库函数定义了几个关于GPIO的函数。分别是：gpio_write(), g...
-
如上图，我在这里添加了路径，但编译还是显示报错。我需要添加的文件如上图所示
-
团队名称：Great Bee大家好，本团队此次分享的内容为数据预处理软核加速模块的设计模块的主要功能是进行图像还原，即将16通道的并行数据拼接成行传输的形式。这个模块是十分必要的，如果不进行数据整理上...
